数字电路集成工程师

数字电路集成工程师

SoC集成工程师

 职位描述

•       负责高级SoC设计的综合流程，实现高效的功耗、性能和面积（PPA）优化。

•       执行静态时序分析（STA），管理时序/SDC约束，以确保设计满足时序和功耗要求。

•       协同CAD和流程团队，改进前端设计方法论，特别是与综合、形式验证、CDC分析和功耗检查相关的流程。

•       与系统验证、STA和物理设计团队合作，确保IP集成质量和效率。

•       管理和改进综合到后端流程的过渡，包括时序角、操作模式和工艺变化等因素的优化。

任职要求

•       拥有电子工程、计算机科学或相关领域的学士学位及3年以上的行业经验。

•       对ASIC设计流程和前端工具有深入了解，包括综合、静态时序分析、脚本编写和网表生成。

•       熟练使用STA工具和流程，具有UPF在功率和电压域设计方面的应用经验。

•       在设计低功耗ASIC/SoC方面有实际经验，熟悉DFT和后端相关方法论和工具。

•       精通RTL Verilog/VHDL，熟悉数字顶层集成流程、方法论和检查。

•       精通脚本语言（如Tcl和Perl），能够进行设计工具的脚本化自动化。

•       具备端到端逻辑等效性闭环（如功能验证，LEC）的闭环经验，并能够处理功能性ECO。